can 总线 之七 bosch can 位时序 和 同步 -ag凯发k8国际

  can 支持 1 kbit/s 至 1000 kbit/s 的比特率。can 网络的每个节点都有自己的时钟发生器，通常是石英振荡器。 可以为每个 can 节点单独配置比特时间的定时参数（即比特率的倒数），即使 can 节点的振荡器周期（f_osc）可能不同，也产生相同的比特率。
  这些振荡器的频率不是绝对稳定的，温度或电压的变化以及元件的劣化会引起微小的变化。 只要变化保持在特定振荡器容差范围（df）内，can 节点就能够通过重新同步到比特流来补偿不同的比特率。
  can 网络上的所有节点必须运行在相同的标称比特率下。但噪音、相移、振荡频率容差和振荡频率漂移导致实际的比特率可能与标称比特率不同。由于没有使用一个单独的时钟信号，因此需要一个同步节点方法。
  同步在仲裁机制中十分重要，因为仲裁中的节点需要能够同时看到它们传输的数据和其他节点的传输数据。 同步在确保节点间震荡时间不同时不发生错误上十分重要。

标称比特率（nominal bit rate）

  标称比特率是指理想发送器在没有再同步的情况下每秒传输的比特数。

标称位时间（nominal bit time）

  标称位时间为标称比特率的倒数：nominal bit time = 1 / nominal bit rate。标称位时间又被划分为 4 个独立的非重叠的时间段。这些时间段又由更小的可称为时间量子（time quantum，tq） 的最小时间单位构成。can 规范规定，1 个比特位的标称位时间被分为 4 个段，每个段又由若干个tq 构成，这称为位时序。示例如下（以 10 个时间量子为例）：

• 同步段（synchronization segment，sync_seg）： 多个连接在总线上的单元通过此段实现时序调整，同步进行接收和发送的工作。由隐性电平到显性电平的边沿或由显性电平到隐性电平边沿最好出现在此段中。
• 传播时间段（propagation time segment，prop_seg）： 用于吸收网络上的物理延迟的段。所谓的网络的物理延迟指发送单元的输出延迟、总线上信号的传播延迟、接收单元的输入延迟。这个段的时间为以上各延迟时间的和的两倍。长度可编程为 1 ~ 8个时间量子tq
• 相位缓冲段1（phase buffer segment1，phase_seg1）和 相位缓冲段2（phase buffer segment2，phase_seg2）： 当信号边沿不能被包含于 ss 段中时，可在这两个段中进行补偿。由于各单元以各自独立的时钟工作，细微的时钟误差会累积起来，pbs 段可用于吸收此误差。通过对相位缓冲段加减 sjw 吸收误差。sjw 加大后允许误差加大，但通信速度下降。相位缓冲段1 可以通过同步暂时延长；相位缓冲段2 可以通过同步暂时缩短。

同步跳转宽度（synchronization jump width，sjw）

  can 位时序计算的另一个重要时间段是同步跳转宽度（sjw），持续时间为t_sjw。 sjw 段不是标称位时间的一部分，而是定义了在重新同步的情况下可以延长或缩短比特周期的tq的最大数量。
  由于再同步，相位 seg1 可能会延长或相位 seg2 可能会缩短。相位缓冲器段的加长或缩短量有一个由再同步跳变宽度（sjw）给出的上限。为了调整片上总线时钟，can 控制器可以将位的长度缩短或延长一个整数量子数。这些位时间调整的最大值称为同步跳变宽度（sjw）。相位缓冲段（phase_seg1和phase_seg2）和同步跳转宽度（sjw）用于补偿振荡器容差。 可以通过同步跳转宽度（sjw），延长或缩短相位缓冲区段。

采样点（sample point）

采样点是读取总线电平并将其解释为相应位的值的时间点，不是标称位时间的一部分。can 协议允许用户指定位样本模式(sam)为单个样本模式或 3 个样本模式。在单采样模式下，采样在 phase_seg1 的末尾进行。在 3 个采样模式下，取两个额外的采样，间隔一个tq，最后一次采样在phase_seg1 的末尾进行。

信息处理时间（information processing time）

信息处理时间是逻辑确定采样位的位级所需的时间，不是标称位时间的一部分。从采样点开始，以 tq 测量（例如，microchip can 模块固定为2tq）。 由于相位段2 也在采样点开始并且是位时间中的最后一个段，因此需要相位段2最小值不小于信息处理时间。

时间量子（time quantum）

  time quantum 是从振荡器周期得出的固定时间单位。存在可编程预分频器，具有范围至少为 1 到 32的整数值。从minimum time quantum 开始，time quantum 的长度可以为 time quantum = m * minimum time quantum，m 为预分频器的值。
  在实际的 can 控制器芯片中，时间量子的持续时间是 can 系统时钟的一个周期 t_scl，它来自振荡器参考t_clk。 用户可以通过可编程预分频器（baud rate prescaler，brp）调整 can 系统时钟。如下公式所示：t_scl = brp × 2t_clk 。在大多数的 can 控制器芯片中，tq 等于振荡器周期的两倍。

标称比特位时间中各时间段的时间量子量子个数如下：

• 同步段（synchronization segment，sync_seg）： 长度固定的 1 个时间量子 tq
• 传播时间段（propagation time segment，prop_seg）： 长度可编程为 1 ~ 8 个时间量子tq
• 相位缓冲段1（phase buffer segment1，phase_seg1）： 长度可编程为 1 ~ 8 个时间量子tq
• 相位缓冲段2（phase buffer segment2，phase_seg2）： 长度可编程为 1 ~ 8 个时间量子tq。phase_seg2 是 phase_seg1 和 信息处理时间这两者中大的那个。
• 信息处理时间（information processing time）： 小于或等于 2 个时间量子tq。信息处理时间是从保留用于计算后续比特级别的sample point开始的时间段。
• 同步跳转宽度（ synchronization jump width，sjw）： 因时钟频率偏差、传送延迟等，各单元有同步误差。sjw 为补偿此误差的最大值。长度可编程为 1 ~ 4 个时间量子tq

1 个比特位时间内的 time quanta 总数必须至少可编程为 8 到 25。

如果选择每位一个样本，则段 phase_seg1 的持续时间可以在1到 8 个时间量子之间，如果选择每个位 3 个样本，则可以在 2 到 8 个时间量子之间。

传播延迟（propagation delay）

  传播段 prop_seg 的存在是由于 can 协议允许在竞争访问总线的节点之间进行非破坏性仲裁，以及对帧内确认的要求。 在非破坏性仲裁的情况下，在仲裁字段期间可能有多个节点正在发送。每个发送节点从总线采样数据以确定它是否已赢得仲裁，并且还在仲裁失败的情况下接收仲裁字段。 当每个节点对每个比特进行采样时，采样的值必须是总线上的每个节点发送的比特值的逻辑叠加。 在确认字段的情况下，发送节点发送隐性位但期望接收显性位，即必须在采样点处对主导值进行采样。 传播延迟段 prop_seg 用于延迟节点对比特的最早可能采样，直到来自所有发送节点的发送比特值已到达所有节点。
   当节点在位边沿上同步时，系统中过多的传播延迟会导致仲裁无效。 最终，can 系统中的各种延迟限制了给定比特率下的最大网络总线长度。 两个节点 a 和 b 之间的单向传播延迟定义为t_prop(a,b)，如下图所示：

  上图显示了两个节点之间的传播延迟，并显示节点 a 发送的比特值在时间 t_prop(a,b) 之后由节点 b 接收，并且在节点 a 的传播段结束之前，节点 b 发送的比特值在时间 t_prop(b,a) 之后由节点 a 接收，从而确保节点 a 将正确地对比特值进行采样。 由于节点 a 和节点 b 之间的传播延迟，即使节点 b 的采样点超过了节点 a 的比特时间，节点 b 也将正确采样比特值。时间 t_prop(a,b) 包括通过节点 a 的总线驱动器的传播延迟加上从节点 a 到节点 b 的总线传播延迟加上通过节点 b 的总线接收器的传播延迟：t_prop(a,b) = t_tx(a) t_bus(a,b) t_rx(b)。

  位同步是位时序的一个重要问题，因此它也会影响 can 总线长度。 同步保证消息被正确解码，尽管相位错误可能在节点之间累积。 相位误差的主要原因是振荡器漂移，在网络上空间分布的节点之间的传播延迟，或由噪声干扰引起的相位误差。 can 规范定了两种类型的同步：硬同步 和 重新同步（也称为软同步）。
  相位缓冲段（phase_seg1和phase_seg2）和同步跳转宽度（sjw）用于补偿振荡器容差。 可以通过同步延长或缩短相位缓冲区段。同步发生在从隐性到显性的边沿，其目的是控制边沿和采样点之间的距离。
  通过对每个时间量程中的实际总线电平进行采样并将其与前一个采样点的总线电平进行比较来检测边沿。 只有在前一个采样点采样隐性位并且实际时间量子总线电平占优势时，才能进行同步。如果边沿发生在sync_seg内部，则边沿是同步的，否则边沿与sync_seg的结束之间的距离是边沿相位误差，以时间量子为单位测量。 如果边沿出现在sync_seg之前，则相位误差为负，否则为正。
  当边沿相位误差的大小小于或等于sjw的程序值时，硬同步和重同步的结果是相同的。当相位误差大于sjw时，再同步不能完全补偿相位误差，仍然存在(相位误差- sjw)的误差。

can 系统中每个节点的位时序是从其节点的参考频率（fosc）导出的。 这产生了由于节点之间的振荡器容差小于理想值而在节点之间发生相移和振荡器漂移的情况。can 规范表明，最差情况下振荡器容差为1.58%，仅适用于低比特率(125 kb/s或更低)，对于其他情况，并没有进行说明。

同步规则

一个标称比特位时间内只允许一种同步方式，要么硬同步要么重同步；

只有当在前一个采样点检测到的值(前一个读总线值)与紧接在边缘之后的总线值不同时，才会使用边缘进行同步。

只要在bus idle期间存在“隐性”到“显性”边缘，就会执行硬同步。

all other ’recessive’ to ’dominant’ edges fulfilling the rules 1 and 2 will be used for resynchronization with the exception that a node transmitting a dominant bit will not perform a resynchronization as a result of a ’recessive’ to ’dominant’ edge with a positive phase error, if only ’recessive’ to ’dominant’ edges are used for resynchronization.

只有在隐性电平到显性电平的边沿才会用于同步

仅当前一个采样点的值与边沿之后的总线值不同时，才会使用边沿进行同步。

硬同步发生在报文的 sof 位，所有接收节点调整各自当前位的同步段，使其位于发送的sof位内；

重同步发生在一个报文 sof 位之外的其它段，当下降沿落在了同步段之外时发生重同步；

在 sof 到仲裁场发送的时间段内，如果有多个节点同时发送报文，那么这些发送节点对跳变沿不进行重同步

a transmitting node will not resynchronize on a positive phase error (e > 0). this implies that a transmitter will not resynchronize due to propagation delays of it’s own transmitted message. the receivers will synchronize normally. 发送节点不会在正相位误差（e> 0）上重新同步。 这意味着发送器不会由于其自身发送的消息的传播延迟而重新同步。 接收器将正常同步。

if the absolute magnitude of the phase error is greater than the sjw, then the appropriate phase segment will be adjusted by an amount equal to the sjw. 如果相位误差的绝对幅度大于sjw，则适当的相位段将被调整等于sjw的量。

硬同步

  硬同步是接收单元在总线空闲状态检测出帧起始时进行的同步调整。硬同步仅在消息帧的开头（sof 位）执行。 在空闲时段（帧间间隔（interframe spacing）中的总线空闲）之后，网络上的每个 can 控制器都会在 sync_seg 的第一个接收隐性到显性边沿时初始化其当前位周期时序。 随后在每个接收到的隐性到显性边沿的整个消息的剩余部分中执行一次重新同步。
  硬同步调整宽度不限。经过硬同步后，无论边沿相位误差如何，位时序都会在 sync_seg 结束时重新启动。因此，硬同步迫使硬同步的边沿位于重新启动的位时间的同步段内。下面以节点 a 和节点 b 为例：

根据 can 规范，当总线空闲时总线为隐性电平。此时，节点 a 发送数据，在出现 sof 时，总线上的其他节点（如节点 b）也会监控到该变化。但是，节点 b 会发现，自己当前位的 ss 段和发送节点 sof 位的 ss 段不同步。此时，节点 b 将强制将自己 sof 位的 ss 段拉到与节点 a 的 sof 位的 ss 段同步。

重新同步

  重新同步以维持由硬同步建立的初始同步。在没有重新同步的情况下，由于节点之间的振荡器漂移等因素，接收节点可能会失去同步。该功能（microchip’s can 控制器通过实现数字锁相环（dpll）功能来实现重新同步）将总线上隐性到显性边沿的实际位置与预期边沿的位置（在 syncseg 内）进行比较，并根据需要调整位时间。 比特的相位误差由边沿相对于syncseg的位置给出，以tq测量，并定义如下：

• e = 0： 边沿位于 syncseg 内（无同步）
• e > 0： 边沿位于 syncseg 之后，采样点之前 (tq added to ps1).
• e < 0： 边沿位于前一位的采样点之后. (tq subtracted from ps2)

e = 0

e > 0

  在重新同步期间，如果在 sync_seg 之后和接收器的采样点之前接收到边沿，则接收器将其解释为来自较慢发送器的后沿。 在这种情况下，接收器的 phase_seg1 段被延长以匹配发送器的定时，具有更好的精度。

e < 0

  如果接收器在其采样点之后和 sync_seg 之前检测到边沿，即在 phase_seg2 段期间，则将其解释为早期边沿，并且下一个比特周期由更快的节点发送。 在这种情况下，接收器缩短其 phase_seg2 周期以匹配更快发射器的定时。

  重新同步导致比特时间的缩短或延长（相位缓冲段仅临时加长或缩短，在下一个位时间，段返回到它们的标称值），使得采样点的位置相对于边沿移位。当引起再同步的边沿相位误差为正时，相位分段1 被延长。如果相位误差的大小小于sjw，则相位seg1的长度为相位误差的大小，否则为sjw的长度；当引起重同步的边沿相位误差为负时，相位段2 缩短。如果相位误差的大小小于sjw，则相位段2 用相位误差的大小来缩短，否则用sjw来缩短。
  在预期时刻之前或之后发生的过渡会促使控制器计算时间差，并根据计算所得的时间差延长相位段1或者缩短相位段2。这有效地改变接收器到发信器的时序，将它们同步在一起。这个重新同步过程不断地在每次隐性向显性过渡时进行已确保发信器和接收器保持同步。不断地重新同步降低了噪声产生的错误，让同步至已经失去仲裁的节点的接收节点重新同步到赢得仲裁的节点。

维基百科—— can bus

understanding microchip’s can module bit timing

an in-depth analysis of can bit-timing and delay sources

determination of bit timing parameters for the can controller sja 1000

the configuration of the can bit timing

瑞萨 can 入门书

总结

以上是ag凯发k8国际为你收集整理的can 总线 之七 bosch can 位时序 和 同步的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得ag凯发k8国际网站内容还不错，欢迎将ag凯发k8国际推荐给好友。